本發(fā)明公開了一種檢測(cè)
芯片內(nèi)部節(jié)點(diǎn)電位的方法,包含如下步驟:選取樣品芯片,對(duì)樣品芯片的背面進(jìn)行研磨至目標(biāo)層次;采用化學(xué)腐蝕的方法繼續(xù)腐蝕樣品芯片的背面,至絕緣隔離層露出;采用聚焦離子束機(jī)臺(tái),穿越絕緣層刻蝕出連接通路,并采用鉑金屬進(jìn)行填充,并在連接通路的末端形成焊盤;將樣品芯片轉(zhuǎn)移至手動(dòng)測(cè)試機(jī)臺(tái),使用接地電位的探針對(duì)焊盤進(jìn)行預(yù)扎針,釋放電荷;對(duì)探針施加相應(yīng)的測(cè)試信號(hào),進(jìn)行樣品芯片的測(cè)試,檢測(cè)焊盤節(jié)點(diǎn)信號(hào)的變化。上述方法對(duì)多層次金屬互聯(lián)實(shí)現(xiàn)了正反面都可以實(shí)施電位檢測(cè),改善芯片失效分析水平。
聲明:
“檢測(cè)芯片內(nèi)部節(jié)點(diǎn)電位的方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)