本申請?zhí)峁┝艘环N通孔界面失效的測試結(jié)構(gòu)、測試方法、裝置和半導(dǎo)體結(jié)構(gòu),該測試結(jié)構(gòu)包括:半導(dǎo)體結(jié)構(gòu)層,為單晶硅結(jié)構(gòu)層和/或
多晶硅結(jié)構(gòu)層;多個(gè)金屬部,包括第一金屬部和第二金屬部,第一金屬部通過第一金屬導(dǎo)電柱與半導(dǎo)體結(jié)構(gòu)層電連接,第二金屬部通過第二金屬導(dǎo)電柱與半導(dǎo)體結(jié)構(gòu)層電連接。該測試結(jié)構(gòu)解決了現(xiàn)有技術(shù)中難以評估多晶硅?通孔界面或者單晶硅?通孔界面的可靠性的問題。
聲明:
“通孔界面失效的測試結(jié)構(gòu)、測試方法、裝置和半導(dǎo)體結(jié)構(gòu)” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)