本發(fā)明揭示了一種集成電路的可靠性分析測(cè)試結(jié)構(gòu)，該測(cè)試結(jié)構(gòu)包括：襯底，包含有源區(qū)和隔離區(qū)，具有一柵極、通孔和一互連線的n級(jí)待測(cè)結(jié)構(gòu)，測(cè)試電壓端以及電介質(zhì)，所述通孔位于所述隔離區(qū)上。本發(fā)明還揭示了該測(cè)試結(jié)構(gòu)的測(cè)試方法，包括：根據(jù)所述的測(cè)試結(jié)構(gòu)實(shí)際形成待測(cè)試結(jié)構(gòu)；對(duì)所述待測(cè)結(jié)構(gòu)施加電壓使所述待測(cè)結(jié)構(gòu)失效，所述測(cè)試電壓端接入測(cè)試電壓，所述有源區(qū)和每一級(jí)的所述節(jié)點(diǎn)均接地，直到所述待測(cè)結(jié)構(gòu)失效；測(cè)試所述待測(cè)結(jié)構(gòu)的失效位置，所述測(cè)試電壓端接入工作電壓，分別使所述有源區(qū)和每一級(jí)的所述節(jié)點(diǎn)接地。本發(fā)明的測(cè)試結(jié)構(gòu)能準(zhǔn)確評(píng)估有源區(qū)上的通孔與相鄰柵極之間電介質(zhì)的可靠性。