一種測(cè)試技術(shù)領(lǐng)域的基于電路分割的低功耗掃描測(cè)試方法,步驟如下:1)電路分割:對(duì)設(shè)計(jì)進(jìn)行邏輯劃分,劃分后一個(gè)邏輯部分對(duì)應(yīng)一個(gè)掃描測(cè)試模式;2)掃描時(shí)鐘設(shè)計(jì):對(duì)各個(gè)邏輯部分進(jìn)行掃描測(cè)試時(shí),每一時(shí)刻只有一個(gè)邏輯部分的掃描時(shí)序單元的時(shí)鐘可控制;3)獨(dú)立掃描鏈電路設(shè)計(jì):對(duì)于整個(gè)設(shè)計(jì)進(jìn)行邏輯分割后,各個(gè)劃分的測(cè)試邏輯部分是互異的關(guān)系;4)輸入輸出復(fù)用:劃分的多個(gè)邏輯部分都有對(duì)應(yīng)的掃描鏈,各邏輯部分的掃描鏈通過(guò)多路選擇器復(fù)用共同的輸入輸出端口。本發(fā)明減少了同時(shí)進(jìn)行掃描測(cè)試的掃描觸發(fā)器的數(shù)量,大大降低了瞬時(shí)測(cè)試功耗,平均功耗也有所降低,從而避免了
芯片在測(cè)試過(guò)程中由于功耗過(guò)大而失效。
聲明:
“基于電路分割的低功耗掃描測(cè)試方法” 該技術(shù)專(zhuān)利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專(zhuān)利(論文)的發(fā)明人(作者)