本發(fā)明提供一種存儲(chǔ)器
芯片位線失效分析方法,用以對(duì)包含埋入式位線及金屬位線結(jié)構(gòu)的存儲(chǔ)器芯片進(jìn)行位線失效分析,每條所述埋入式位線與相應(yīng)的所述金屬位線之間通過(guò)多個(gè)位線接觸窗相連,所述方法包括以下步驟:去除所述存儲(chǔ)芯片的金屬位線之上的鈍化層、互連金屬層及層間介質(zhì)層,暴露出所述金屬位線;通過(guò)電測(cè)試確定存儲(chǔ)芯片上相互之間存在短路的兩條金屬位線,逐段切割其中的一條金屬位線,使得該金屬位線中連接于相鄰位線接觸窗的部分之間均被割斷;去除存儲(chǔ)芯片的襯底及包含在襯底內(nèi)的埋入式位線,形成檢測(cè)樣片;對(duì)所述檢測(cè)樣片進(jìn)行電勢(shì)對(duì)比成像觀測(cè),確定所述短路金屬位線的具體失效位置。
聲明:
“存儲(chǔ)芯片位線失效分析方法” 該技術(shù)專(zhuān)利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專(zhuān)利(論文)的發(fā)明人(作者)