本申請一種閃存
芯片位線間漏電失效分析的方法,涉及芯片失效分析領(lǐng)域,通過采用非破壞性分析工藝,將FIB切分工藝和奈米級探針量測工藝相結(jié)合,在完全不破壞前端工藝所有材料的狀況下,直接定位出失效的栓塞處,且其可檢測位于栓塞不同位置的橋連(如位于栓塞頂部、中間或其他任何位置處的橋連),并能夠獲得較好的TEM樣品,以便于后續(xù)TEM的精準(zhǔn)觀測,即在有效提高失效分析的可靠性的同時,還能大大降低失效分析所花費的時間及工藝成本等。
聲明:
“閃存芯片漏電失效分析的方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)