本發(fā)明公開(kāi)了一種模擬鏈路硬件失效檢測(cè)電路及方法,包括加法器、第一低通濾波器、采樣保持電路、多路復(fù)用器、A/D轉(zhuǎn)換電路、DSP
芯片、CPU、以及信號(hào)發(fā)生器;加法器的輸入端與互感器的四路輸出端相連接,加法器的輸出端與第一低通濾波器的輸入端相連接,采樣保持電路輸入端分別與信號(hào)發(fā)生器的輸出端、第一低通濾波器的輸出端及互感器的輸出端相連接,采樣保持電路的輸出端與多路復(fù)用器的輸入端相連接,多路復(fù)用器的輸出端與DSP芯片的輸入端相連接,DSP芯片的輸出端與CPU8的輸入端、多路復(fù)用器的控制端、信號(hào)發(fā)生器的控制端及被檢測(cè)電網(wǎng)的控制端相連接。該電路及方法避免硬件故障導(dǎo)致的誤判,保證電網(wǎng)可靠運(yùn)行。
聲明:
“模擬鏈路硬件失效檢測(cè)電路及方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)