本發(fā)明涉及一種半導(dǎo)體電路的測(cè)試系統(tǒng)和半導(dǎo)體電路的測(cè)試方法，通過將信號(hào)發(fā)生設(shè)備與待測(cè)半導(dǎo)體電路的第一類輸入引腳連接，且將檢測(cè)控制設(shè)備與待測(cè)半導(dǎo)體電路的第一類輸出引腳連接，對(duì)待測(cè)半導(dǎo)體電路進(jìn)行IO端口測(cè)試；在待測(cè)半導(dǎo)體電路的IO測(cè)試數(shù)據(jù)滿足預(yù)設(shè)測(cè)試條件之后，將信號(hào)發(fā)生設(shè)備與待測(cè)半導(dǎo)體電路的第二類輸入引腳，檢測(cè)控制設(shè)備與待測(cè)半導(dǎo)體電路的第二類輸出引腳連接，對(duì)待測(cè)半導(dǎo)體電路的功能測(cè)試。通過先進(jìn)行IO端口測(cè)試，即采用小電流、低電壓測(cè)試初步篩選出異常樣品，并保留樣品失效原始形貌；再進(jìn)行功能端口測(cè)試，即采用大電流、高電壓測(cè)試半導(dǎo)體電路，從而能夠避免功能測(cè)試時(shí)將異常樣品二次破壞，防止功能測(cè)試過程損壞后的無法攔截。