一種基于UIS的SiC
芯片測(cè)試方法。涉及一種半導(dǎo)體器件測(cè)試方法。包括以下步驟:S100,將待測(cè)的碳化硅功率器件進(jìn)行電性檢測(cè),然后從電性檢測(cè)合格的產(chǎn)品中選取若干只碳化硅功率器件在常溫下分別進(jìn)行UIS極限能力測(cè)試,測(cè)試出相應(yīng)的UIS極限能力值,并計(jì)算平均UIS極限能力測(cè)試值,記作Emax;S200,第一次測(cè)試:將UIS極限能力測(cè)試的能量設(shè)置為Emax的25%?30%;S300,第二次測(cè)試:將UIS測(cè)試的能量設(shè)置為Emax的20%?25%,S400,第N?1次測(cè)試:將UIS測(cè)試的能量設(shè)置為Emax的5%,這一步可以將缺陷密度小于0.1 cm?2,甚至更低的管芯篩選出來;S500,第N次測(cè)試:將UIS測(cè)試的能量設(shè)置為Emax的5%,最后一次復(fù)測(cè),確保所有潛在風(fēng)險(xiǎn)的管芯被提前激發(fā)出來;更加有效解決了SiC功率器件在可靠性端PPM級(jí)失效問題。
聲明:
“基于UIS的SiC芯片測(cè)試方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)