本發(fā)明公開了一種FAN-OUT的封裝結(jié)構(gòu)及其封裝方法,其封裝結(jié)構(gòu)為在介電層的上表面設(shè)有介質(zhì)層,在介質(zhì)層上表面設(shè)有塑封體,在介質(zhì)層內(nèi)設(shè)有布線,在布線的上端部設(shè)有凸點(diǎn),在塑封體內(nèi)設(shè)有倒裝的
芯片,芯片與凸點(diǎn)相連,在布線的下端部連接有焊球,焊球的下端部露出所述的介電層。本封裝結(jié)構(gòu)去掉了工藝復(fù)雜的TSV及晶圓減薄工藝,提供一種低成本中高密度多芯片集成方案;減少x/y/z封裝尺寸;貼片后在塑封之前進(jìn)行晶圓級(jí)別的電性測試,一旦發(fā)現(xiàn)貼合工藝失效,可以進(jìn)行重工操作,提高了最終產(chǎn)品的良率。
聲明:
“FAN-OUT的封裝結(jié)構(gòu)及其封裝方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)