本發(fā)明實(shí)施例公開了一種待失效分析樣品的制備方法,所述方法包括:提供封裝結(jié)構(gòu),所述封裝結(jié)構(gòu)包括
芯片堆疊結(jié)構(gòu)以及覆蓋所述芯片堆疊結(jié)構(gòu)的密封劑;所述芯片堆疊結(jié)構(gòu)包括基板,堆疊設(shè)置在所述基板上方的多個(gè)芯片,及用于使所述多個(gè)芯片之間,和/或所述多個(gè)芯片與所述基板之間實(shí)現(xiàn)電連接的多條導(dǎo)電線;所述多個(gè)芯片在所述基板上方依次堆疊形成第一臺(tái)階結(jié)構(gòu),所述多條導(dǎo)電線位于所述第一臺(tái)階結(jié)構(gòu)的上方;對(duì)所述第一臺(tái)階結(jié)構(gòu)上方的密封劑執(zhí)行多次研磨步驟,以切斷所述多條導(dǎo)電線,得到所述待失效分析樣品。
聲明:
“待失效分析樣品的制備方法及待失效分析樣品” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學(xué)習(xí)研究,如用于商業(yè)用途,請(qǐng)聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)