本發(fā)明公開的一種半導體結(jié)構(gòu)的失效分析方法包括:提供一待測半導體結(jié)構(gòu),待測半導體結(jié)構(gòu)包括襯底、柵極結(jié)構(gòu)、介質(zhì)層、互連金屬層和鈍化層,且襯底內(nèi)形成有阱區(qū)、源漏極;去除鈍化層、互連金屬層、介質(zhì)層以及柵極結(jié)構(gòu)以將源漏極的上表面予以暴露;繼續(xù)將源漏極上表面暴露的待測半導體結(jié)構(gòu)放入氫氟酸混合溶液中浸泡以對該待測半導體結(jié)構(gòu)進行染色操作;觀察進行染色操作后的待測半導體結(jié)構(gòu)以對該待測半導體結(jié)構(gòu)進行失效分析;通過該方法不需要對每一個晶體管進行電特性分析的精確定位,而只需要定位出一個小于10um×10um的區(qū)域,即可快速確認
芯片的失效是否由LDD未有效注入引起,從而降低了失效分析的難度以及失效分析的成本。
聲明:
“半導體結(jié)構(gòu)的失效分析方法” 該技術(shù)專利(論文)所有權(quán)利歸屬于技術(shù)(論文)所有人。僅供學習研究,如用于商業(yè)用途,請聯(lián)系該技術(shù)所有人。
我是此專利(論文)的發(fā)明人(作者)